توسعه برنامههای ابری با شتاب FPGA با SDAccel: تئوری
(Mitalearn-309788)
- Duration: 3 hours 40 minutes
- Release date: 23 June 2026
- Author: Marco Domenico Santambrogio
- Level: متوسط
- Contents: 43
- Has Caption in Persian
درباره این دوره:
این دوره برای هر کسی که علاقه مند به یادگیری نحوه توسعه برنامه های کاربردی با شتاب FPGA با SDAccel است! ما وارد عصری میشویم که در آن پیشرفت فناوری باعث ایجاد تغییرات پارادایم در محاسبات میشود! به عنوان معاوضه بین دو ویژگی شدید GPP و ASIC، میتوانیم یک مفهوم جدید، یک ایده جدید از محاسبات ... محاسبات قابل تنظیم مجدد، که مزایای هر دو دنیای قبلی را ترکیب کرده است، پیدا کنیم. در این زمینه، می توان گفت که محاسبات قابل تنظیم مجدد به طور گسترده، فراگیر و به تدریج بر زندگی انسان ها تأثیر می گذارد. از این رو، زمان آن فرا رسیده است که ما بر چگونگی استفاده از محاسبات و تکنیک های طراحی سیستم قابل تنظیم مجدد برای ساخت برنامه ها تمرکز کنیم. محاسبات قابل تنظیم مجدد با یک دست می تواند عملکرد بهتری نسبت به پیاده سازی نرم افزار داشته باشد، اما هزینه آن از نظر زمان برای پیاده سازی است. از سوی دیگر، یک دستگاه قابل تنظیم مجدد را می توان برای طراحی یک سیستم بدون نیاز به زمان طراحی و پیچیدگی یکسان در مقایسه با یک راه حل سفارشی کامل، اما از نظر عملکرد شکست خورده، استفاده کرد. در این زمینه، ابزارهای Xilinx SDx، از جمله محیط SDAccel، محیط SDSoC، و Vivado HLS، یک تجربه خارج از جعبه را برای برنامه نویسان سیستم فراهم می کند که به دنبال پارتیشن بندی عناصر یک برنامه نرم افزاری برای اجرا در یک FPGA مبتنی بر FPGA هستند. عنصر سختافزار، و داشتن آن سختافزار بهطور یکپارچه با بقیه برنامههایی که در یک پردازنده یا پردازندههای تعبیهشده اجرا میشوند. تجربه خارج از جعبه نتایج جالب و، اجازه دهید بگوییم، "به اندازه کافی خوب" برای بسیاری از برنامه ها ارائه می دهد. با این حال، این ممکن است برای شما صادق نباشد، ممکن است به دنبال عملکرد بهتر، توان عملیاتی داده، کاهش تأخیر یا کاهش استفاده از منابع باشید... این دوره دقیقاً بر روی این تمرکز دارد. پس از معرفی FPGA ها، ما قصد داریم جزئیات بیشتری را در مورد نحوه استفاده از Xilinx SDAccel بررسی کنیم و همچنین نمونه های کاری در مورد نحوه بهینه سازی منطق سخت افزار برای به دست آوردن بهترین پیاده سازی های سخت افزاری خود را به شما ارائه می دهیم. در این مورد، مشخصهها، دستورالعملها یا پراگماها میتوانند برای هدایت کامپایل و سنتز هسته سختافزار یا بهینهسازی عملکرد انتقال دهنده دادهای که بین پردازنده و منطق سختافزار کار میکند، استفاده شوند. علاوه بر این، در این دوره ما بر روی زیرساختهای توزیعشده و ناهمگن تمرکز میکنیم و نحوه اجرای راهحلهای خود را با استفاده از نمونههای آمازون EC2 F1 ارائه میکنیم.
Related Skills
Content
Announcements
Content
Developing FPGA-accelerated cloud applications with SDAccel: Theory
